根据下面的VerilogHDL描述,下列说法正确的正确的是 ()moduletest(out,a,b,sl);inputa,b,sl;outputout;notu1 (ns1, sl); and2u2 (sela, a, nsl) ; and2u3 (selb, b, sl) ; or2u4 (out, sela, selb);